AMD готовит серверный процессор EPYC Milan с 15 блоками

Появились слухи (источник wccftech.com) о том, что AMD работает над процессором серии AMD EPYC под названием Milan у которого будет 15 групп микрочипов. Если быть точным, то их должно быть 14 + 1 блок на I/O контроллер.

Для сравнения, в поколении EPYC Rome их максимум 8 + 1 контроллер. По 8 ядер в каждой группе.

Источник утечки специалиста wccftech утверждает, что 8 канальная память DDR4 способна обеспечить необходимую пропускную способность только 10 процессорным группам. Возникает вопрос — а куда делись оставшиеся 4 группы? Источник сообщает, что оставшиеся группы микрочипов — это высокоскоростная память HBM.

Встраивание чипов HBM в многоядерный 160-поточный AMD EPYC Milan значительно увеличит скорость обработки, ввода и вывода данных процессора.

Таким образом, схема построения Milan выглядит примерно так: 10 (процессорных групп) + 4 (групп HBM) + 1 (контроллер на ввод-вывод).

Нынешнее поколение Rome выглядит таким образом: 8 (7-нм процессорных групп) + 1 (14-нм контроллер на ввод-вывод). Схематично:

Устройство процессора Milan может выглядеть и так: 8 (процессорных групп) + 6 (групп HBM) + 1 контроллер (на ввод-вывод). Оставляя, таким образом, максимальное количество ядер и потоков прежним.

Либо, как вариант, AMD может отложить запуск процессоров AMD EPYC Milan до того момента, когда станет доступна память DDR5, которая компенсирует недостатки в мощности DDR4, и AMD сможет построить процессор с 14 процессорным блоками, то есть 112-ядерный 224-поточный EPYC Milan

Добавить комментарий

Ваш e-mail не будет опубликован.